自1966年被IBM研究中心的Robert H. Dennard發(fā)明至今，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）已經(jīng)經(jīng)過了數(shù)十年的發(fā)展，并成為存儲(chǔ)器市場最大的細(xì)分領(lǐng)域，占據(jù)了58%的存儲(chǔ)器市場規(guī)模。

憑借著經(jīng)濟(jì)、可靠、高效等特點(diǎn)，DRAM被廣泛運(yùn)用于大容量的主存儲(chǔ)器。2018年，DRAM的市場規(guī)模就已達(dá)到1000億美元，根據(jù)IC Insights最新預(yù)測,預(yù)計(jì)到2026年全球DRAM市場規(guī)模甚至有望達(dá)到1219億美元左右。

然而技術(shù)的快速更迭讓DRAM稱霸存儲(chǔ)市場的同時(shí)，也讓它陷入了發(fā)展的瓶頸時(shí)期。在芯片小型化、集成化的發(fā)展趨勢下，DRAM的缺點(diǎn)開始不斷被“放大”，傳統(tǒng)的DRAM已經(jīng)難以滿足當(dāng)前的需求，在此背景下，人們開始把目光轉(zhuǎn)向新型DRAM。

3D 堆疊開啟DRAM新未來

當(dāng)前，DRAM主要需求來源分別為PC端、移動(dòng)端、服務(wù)器端，其中PC端占比12.6%，移動(dòng)端占比37.6%，服務(wù)器占比 34.9%，三者占總需求近90%。

從目前發(fā)展事態(tài)來看，PC端已經(jīng)進(jìn)入了存量替代市場，出貨穩(wěn)定，對(duì)DRAM的需求也趨于穩(wěn)定。但隨著5G熱潮的到來，移動(dòng)DRAM和服務(wù)器DRAM需求變得旺盛，DRAM迎來了“芯”拐點(diǎn)，智能手機(jī)帶來的出貨增長以及物聯(lián)網(wǎng)、云服務(wù)、商用服務(wù)器、數(shù)據(jù)中心的強(qiáng)勁增長，成為拉動(dòng)DRAM需求的主力軍。此外，DRAM作為自動(dòng)駕駛技術(shù)中不可或缺的一部分，車用DRAM也將成為未來的新增量。

圖片來源：方正證券

然而，龐大的需求端下，是人們不斷增長的對(duì)高容量、高性能、小存儲(chǔ)單元尺寸以及低功耗存儲(chǔ)設(shè)備需求，這也使得DRAM在帶寬和延遲方面的挑戰(zhàn)更為緊迫，帶寬指的是可以寫入內(nèi)存或可以從中讀取的數(shù)據(jù)量，而延遲是對(duì)內(nèi)存的請求與其執(zhí)行之間的時(shí)間間隔。受限于傳統(tǒng)計(jì)算機(jī)體系的馮-諾依曼架構(gòu)，存儲(chǔ)器帶寬與計(jì)算需求之間的存儲(chǔ)墻問題日益突出，成為當(dāng)今計(jì)算中的最大問題之一。

一般來說，計(jì)算機(jī)中的 DRAM 存儲(chǔ)單元由單個(gè)晶體管和單個(gè)電容器制成，即所謂的 1T1C 設(shè)計(jì)。這種存儲(chǔ)單元在寫入時(shí)打開晶體管，電荷被推入電容器 (1) 或從電容器 (0) 去除；讀取時(shí)則會(huì)提取并度量電荷。該系統(tǒng)速度超級(jí)快，價(jià)格便宜，并且功耗很小，但它也有一些缺點(diǎn)。

DRAM作為一種易失性的、基于電容的、破壞性讀取形式的存儲(chǔ)器，在讀取的時(shí)候會(huì)消耗電容器的電量，因此讀取就要將該位寫回到內(nèi)存中。即使不進(jìn)行讀取，電荷最終也會(huì)通過晶體管從電容器中泄漏出來，從而隨著時(shí)間的流逝而失去其明確定義的充電狀態(tài)。雖然定期刷新可以保持?jǐn)?shù)據(jù)，但這也意味著需要讀取存儲(chǔ)器的內(nèi)容并將其重新寫回。

為了讓DRAM更好地滿足未來市場需求，業(yè)界也在不斷地尋找新技術(shù)來突破目前的瓶頸，3D DRAM正是其中一個(gè)主流的技術(shù)方向。

圖片來源：方正證券

據(jù)了解，3D DRAM是將存儲(chǔ)單元（Cell）堆疊至邏輯單元上方以實(shí)現(xiàn)在單位晶圓面積上產(chǎn)出上更多的產(chǎn)量，從這方面來說，3D DRAM 可以有效解決平面DRAM最重要也最艱難的挑戰(zhàn)，那就是儲(chǔ)存電容的高深寬比。儲(chǔ)存電容的深寬比通常會(huì)隨著組件工藝微縮而呈倍數(shù)增加，也就是說，平面DRAM的工藝微縮會(huì)越來越困難。

除了片晶圓的裸晶產(chǎn)出量增加外，使用3D堆棧技術(shù)也能因?yàn)榭芍貜?fù)使用儲(chǔ)存電容而有效降低 DRAM的單位成本。因此，可以認(rèn)為DRAM從2D架構(gòu)轉(zhuǎn)向3D架構(gòu)是未來的主要趨勢之一。

無電容IGZO，實(shí)現(xiàn)3D DRAM的候選者

當(dāng)前在存儲(chǔ)器市場，能和DRAM“分庭抗禮”的NAND Flash早在2015年就已步入3D堆疊，并開始朝著100+層堆疊過渡，然而DRAM市場卻仍處于探索階段，為了使3D DRAM能夠早日普及并量產(chǎn)，各大廠商和研究院所也在努力尋找突破技術(shù)。

HBM（High Bandwidth Memory，高帶寬存儲(chǔ)器）技術(shù)可以說是DRAM從傳統(tǒng)2D向立體3D發(fā)展的主要代表產(chǎn)品，開啟了DRAM 3D化道路。它主要是通過硅通孔（Through Silicon Via, 簡稱“TSV”）技術(shù)進(jìn)行芯片堆疊，以增加吞吐量并克服單一封裝內(nèi)帶寬的限制，將數(shù)個(gè)DRAM裸片垂直堆疊，裸片之間用TVS技術(shù)連接。從技術(shù)角度看，HBM充分利用空間、縮小面積，正契合半導(dǎo)體行業(yè)小型化、集成化的發(fā)展趨勢，并且突破了內(nèi)存容量與帶寬瓶頸，被視為新一代DRAM解決方案。

除了HBM外，研究者們也開始在無電容技術(shù)方面下功夫，試圖借此解決目前的難題。其實(shí)關(guān)于無電容，早有Dynamic Flash Memory、VLT技術(shù)、Z-RAM等技術(shù)出現(xiàn)，但日前，美國和比利時(shí)的獨(dú)立研究小組IMEC在2021 IEDM 上展示了一款全新的無電容器 DRAM，這種新型的DRAM基于 IGZO（indium-gallium-zinc-oxide）可以完全兼容 300mm BEOL （back-end-of-line），并具有>103s保留和無限 (>1011) 耐久性。

據(jù)介紹，這些結(jié)果是研究人員在為單個(gè) IGZO 晶體管選擇最佳集成方案后獲得的，而這個(gè)最佳集成方案就是具有掩埋氧隧道和自對(duì)準(zhǔn)接觸的后柵極集成方案。使用這種架構(gòu)后，IGZO TFT（thin-film transistors）的柵極長度可以縮小到前所未有的 14nm，同時(shí)仍然保持大于100s的保留。通過EOT（equivalent oxide thickness）縮放控制閾值電壓 (Vt )、改善接觸電阻和減小IGZO層厚度，可以進(jìn)一步優(yōu)化小柵極長度下的保持率。當(dāng)后者的厚度減小到 5nm 時(shí)，甚至可以省略O(shè)2 中的氧隧道和退火步驟，從而大大簡化了集成方法。

(a) 示意圖和 (B) 具有氧隧道和 14nm 柵極長度的后柵極架構(gòu)中單個(gè) IGZO 晶體管的 TEM 圖像

其實(shí)，在2020 IEDM上，imec就首次展示過這種無電容DRAM，并在當(dāng)時(shí)掀起了一陣熱議。2020年消息顯示，當(dāng)時(shí)這款DRAM包括兩個(gè)IGZO-TFTs并且沒有存儲(chǔ)電容，而這種2T0C(2晶體管0電容)DRAM架構(gòu)還有望克服經(jīng)典1T1C)（1晶體管1電容）DRAM 密度縮放的關(guān)鍵障礙，即小單元中 Si 晶體管的大截止電流尺寸，以及存儲(chǔ)電容器消耗的大面積。但在去年的“概念性”演示中，IGZO TFT 并未針對(duì)最大保留率進(jìn)行優(yōu)化，并且缺少對(duì)耐久性（即故障前的讀/寫循環(huán)次數(shù)）的評(píng)估。而今年這款無電容DRAM顯然在去年的基礎(chǔ)上進(jìn)行了改進(jìn)，保留率和耐久性都有了提高。

總的來說，今年新推出的新型DRAM 通過對(duì)基于 IGZO 的 DRAM架構(gòu)和集成的改進(jìn)，使2T0C DRAM 存儲(chǔ)器具有>10 3保留、無限耐久性和柵極長度縮小至 14nm。更重要的是，這些突破性的成果都使得無電容IGZO-DRAM 成為實(shí)現(xiàn)高密度 3D DRAM 存儲(chǔ)器的合適候選者。

IGZO TFT的壽命挑戰(zhàn)

對(duì)于傳統(tǒng)的2D技術(shù)來說，工藝制程不斷微縮逼近10nm極限是不小的挑戰(zhàn)。制程的微縮意味著光刻及蝕刻工藝所需的光罩?jǐn)?shù)量不斷提高，圖案的分辨率很難得到保證。當(dāng)工藝尺寸減小時(shí)，良率便無法得到控制，DRAM領(lǐng)域的bit growth從1994年至今一直處于下滑趨勢，增速從70%降低至20%。工藝升級(jí)速度減緩，尺寸工藝減小的進(jìn)程也遇到了阻礙。

目前DRAM領(lǐng)域最為成熟的光刻技術(shù)是193nmDUV光刻機(jī)，其最大極限在大約10nm，而下一代13.5nmEUV光刻機(jī)是DRAM 工藝節(jié)點(diǎn)實(shí)現(xiàn)10nm以下突破的關(guān)鍵。引用此前一位網(wǎng)友的評(píng)論：“DRAM工藝不斷改進(jìn)，按照一代工藝一代設(shè)備，又到了不斷加碼買設(shè)備的時(shí)間節(jié)點(diǎn)了?！?/p>

各大原廠紛紛有意引入分辨率更高的EUV光刻機(jī)來推動(dòng)DRAM持續(xù)發(fā)展，但ASML 的EUV一年產(chǎn)能僅十幾臺(tái)，難以滿足當(dāng)前需求，而且價(jià)格也是極其昂貴。據(jù)了解，ASML亮相的新一代0.55NA EUV光刻機(jī)售價(jià)提高到19億元，高昂的售價(jià)使得EUV經(jīng)濟(jì)效益低于DUV，同時(shí)如何將EUV技術(shù)投入量產(chǎn)也成為傳統(tǒng)2D技術(shù)面臨的難題之一。

而對(duì)于IGZO TFT來說，壽命問題或許是其未來發(fā)展的一大挑戰(zhàn)。目前為止，IGZO TFT 退化機(jī)制尚未被完全了解，因此缺乏用于預(yù)測基于 IGZO 的 DRAM 壽命的準(zhǔn)確模型。針對(duì)這個(gè)問題，IMEC首次研究了柵極電介質(zhì)對(duì) IGZO TFT PBTI （positive bias temperature instability）的影響。

IGZO 晶體管本質(zhì)上是 n 型器件，這表明PBTI可能是主要的退化機(jī)制。PBTI 是Sin型MOSFET中眾所周知的老化機(jī)制，會(huì)嚴(yán)重影響器件的性能和可靠性，通常表現(xiàn)為器件閾值電壓的不期望偏移和漏極電流的降低。然而，大多數(shù)現(xiàn)有的IGZO TFT 可靠性評(píng)估都忽略了柵極電介質(zhì)的影響。

IMEC研究團(tuán)隊(duì)發(fā)現(xiàn)四種不同的機(jī)制在降解過程中起作用，每種機(jī)制具有不同的時(shí)間動(dòng)力學(xué)和活化能。它們主要?dú)w因于柵極電介質(zhì)中的電子捕獲，以及在 PBTI 應(yīng)力期間氫物質(zhì)從柵極電介質(zhì)釋放到 IGZO 溝道。

基于不同柵極電介質(zhì)的 IGZO TFT（具有 12 納米厚的非晶 IGZO 膜）的失效時(shí)間

目前，該研究團(tuán)隊(duì)已將這些多種退化機(jī)制組合成一個(gè)模型，從而可以預(yù)測目標(biāo)操作條件下的 IGZO TFT 壽命，可用于提出優(yōu)化來提高壽命。

寫在最后

對(duì)于未來DRAM該怎么走，其實(shí)研究者們已經(jīng)提供了很多技術(shù)方向，但是目前均處于探索階段?；赑BTI的模型能否真的提升IGZO設(shè)備壽命；IGZO TFT 又能否使DRAM走向3D堆疊；3D堆疊是否真的可以為DRAM發(fā)展開辟新路徑，而這一切都需要市場來檢驗(yàn)。

但可以肯定的是，隨著這些突破性技術(shù)的發(fā)展，DRAM 遠(yuǎn)未走到生命盡頭，未來或?qū)⒗^續(xù)稱霸存儲(chǔ)器市場。

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

本文來自微信公眾號(hào) “半導(dǎo)體行業(yè)觀察”（ID：icbank），作者：龔佳佳，36氪經(jīng)授權(quán)發(fā)布。

關(guān)鍵詞： 電容 潛力 DRAM